SERIE 1

Exercice 1 : *Écrire sous la première forme canonique les fonctions définies par les propositions suivantes :*

1. f (A, B,C) = 1 si et seulement si aucune des variables A, B, C ne prend la valeur 1
2. f (A, B,C) = 1 si et seulement si exactement une des variables A, B, C prend la valeur 1
3. f (A, B,C) = 1 si et seulement si au moins l'une des variables A, B, C prend la valeur 0
4. f (A, B,C) = 1 si et seulement si au moins deux des variables A, B, C prennent la valeur 0

Exercice 2 : *Démontrer les relations suivantes :*

1. $AB + ACD + \overline{B}D = AB + \overline{B}D$
2. $(\overline{A} + B)(A + C)(B + C) = (\overline{A} + B)(A + C)$
3. $AB + \overline{B}C = (A + \overline{B})(B + C)$
4. $\overline{A\overline{B} + \overline{A}B} = AB + \overline{A}\,\overline{B}$
5. $\overline{(A + B)(\overline{A} + C)} = (A + \overline{B})(\overline{A} + \overline{C})$
6. $A + AB = A$
7. $B + \overline{B}A = A + B$

Exercice 3 : *Simplifier algébriquement les fonctions suivantes*

1. $F_1 = (X + Y)(\overline{X} + Y)$
2. $F_2 = \overline{X}\,\overline{Y} + XY + \overline{X}Y$
3. $F_3 = XY + \overline{Z} + Z(\overline{X} + \overline{Y})$
4. $F_4 = X(\overline{Y}\,\overline{Z} + YZ) + \overline{X}Y\overline{Z} + \overline{X}\,\overline{Y}Z$
5. $F_5 = (X + \overline{Y})(X\overline{Y} + Z)Z$
6. $F_6 = X\overline{Y} + Z\overline{T} + \overline{X}\,\overline{Y} + \overline{Z}\,\overline{T}$
7. $F_7 = (X + Y + Z)(\overline{X} + Y + Z) + XY + YZ$

Exercice 4 : *Simplifier par la méthode de Karnaugh les expressions suivantes :*

$Fl = a.b.\bar{c} + \bar{a}.\bar{b}.c + a.\bar{b}.\bar{c} + a.\bar{b}.c$

$F2 = a.b.c + \bar{a}.b.c + \bar{a}.\bar{b}.c + a.b.\bar{c}$

$F3 = \bar{a}.\bar{b}.c.\bar{d} + \bar{a}.b.\bar{c}.d + a.\bar{b}.c.\bar{d} + \bar{a}.\bar{b}.\bar{c}.\bar{d} + a.b.\bar{c}.d + \bar{a}.b.c.d + a.\bar{b}.\bar{c}.\bar{d}$

$F4 = \bar{a}.\bar{b}.\bar{c}.\bar{d} + \bar{a}.\bar{b}.\bar{c}.d + \bar{a}.\bar{b}.c.d + \bar{a}.\bar{b}.c.\bar{d} + a.b.\bar{c}.d + a.b.c.d + a.\bar{b}.\bar{c}.d + a.\bar{b}.c.d + a.\bar{b}.c.\bar{d}$

$F5 = \bar{a}.\bar{b}.\bar{c}.\bar{d} + \bar{a}.\bar{b}.c.\bar{d} + a.b.\bar{c}.\bar{d} + a.b.c.\bar{d} + a.\bar{b}.\bar{c}.\bar{d} + a.\bar{b}.c.\bar{d}$

Exercice 5 : *Simplifier par la méthode de Karnaugh la fonction donnée sous sa représentation décimale suivante*

F = {0 , 1 , 4 , 5, 10, 13 , 15 } + Ø {2 , 7 , 12, 14}

Exercice 6

Les conditions requises pour souscrire une police d'assurance automobile sont énoncées comme suit. Le demandeur doit être dans l'une des conditions suivantes :

1. Célibataire, être âgé de plus de 25 ans, n'avoir jamais eu d'accident

2. Femme mariée, jamais d'accident

3.Femme mariée, plus de 25 ans

4. individu, plus de 25 ans, un accident

5.homme marié

6. individu marié, plus de 25 ans, aucun accident

On définit les variables logiques suivantes, associées aux événements logiques du problème :

W=1 si accident X=1 si marié Y=1 si homme Z=1 si moins de 25 ans


Chaque variable logique ne peut prendre que deux valeurs (0 ou 1), en fonction de l'état de l'événement qui lui est associé : si l'événement est VRAI alors la variable prend la valeur 1, et si l'événement est FAUX alors la variable prend la valeur 0.

1. Trouver une expression logique A en fonction des variables logiques W, X, Y et Z, prenant la valeur 1 chaque fois que le demandeur est autorisé à s'assurer.
2. Etablir la table de vérité de la fonction logique A.
3. En déduire une équation simplifiée de A en utilisant les tableaux de Karnaugh
4. Etablir le logigramme de A.

STRUCTURE MACHINE 2

Série 2

Solution exercice1



RAPPEL

- Un circuit combinatoire (Logique Combinatoire) est un circuit dont les sorties dépendent uniquement et directement de l'état des entrées.

EXERCICE 1

Etablir le circuit combinatoire de la fonction « Majorité » des trois variables A,B,C (Majorité des 1).

SOLUTION

- Pour obtenir le circuit combinatoire (circuit logique) d'une fonction il faut:

1. Etablir la table de vérité de cette fonction,

2. Faire ressortir à partir de cette table la première forme canonique de la fonction (la somme des produits des variables),

3. Simplifier le résultat obtenu en utilisant une des méthodes de simplification (algébrique ou karnaugh)



SOLUTION

Fonction Majorité des 1 (nombre de variables ayant pour valeur 1 > nombre de varibles ayant pour valeur 0)

1. Table de vérité

A	B	C	MAJ
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

Solution

2. **Première forme canonique de la fonction.**

$$MAJ = \overline{A}.B.C + A.\overline{B}.C + A.B.\overline{C} + A.B.C$$

On les ajoute pour faire la simplification (a+a=a)

3. **Simplification algébrique**.


$$MAJ = \overline{A}.B.C + A.B.C + A.\overline{B}.C + A.B.C + A.B.\overline{C} + A.B.C$$

$$= B.C.(A + \overline{A}) + A.C.(B + \overline{B}) + A.B.(C + \overline{C})$$

$$= B.C + A.C + A.B$$

Solution


- **Circuit combinatoire demandé**



STRUCTURE MACHINE 2

Série 2

Solution exercice 2



Demi Additionneur

Un demi additionneur est un circuit combinatoire qui permet de réaliser la somme arithmétique de deux nombres (en entrée du circuit) A et B chacun sur un bit.

La sortie du circuit est la somme S et la retenue R.




TABLE DE VÉRITÉ D'UN DEMI ADDITIONNEUR

• En binaire l'addition sur un seul bit se fait de la manière suivante:

0+0 = 00

0+1 = 01

1+0 = 01

1+1 = 10




TABLE DE VÉRITÉ D'UN DEMI ADDITIONNEUR


A	B		R	S
0	0		0	0
0	1		0	1
1	0		0	1
1	1		1	0

De la table de vérité on trouve :

$$R = A.B$$

$$S = \overline{A}.B + A.\overline{B} = A \oplus B$$

CIRCUIT LOGIQUE D'UN DEMI ADDITIONNEUR





Module : STRUCTURE MACHINE 2


CHAPITRE 1 : LOGIQUE COMBINATOIRE

EXRCICE 3

Chargé de cours: N. Kobsi
Chargé de TD : N. Messolhi

EXERCICE 3

Remplissez la table de vérité à droite pour le circuit suivant. Ignorer les lignes non incluses dans la table



a	b	c	X	y
0	1	1		
1	0	1		
1	1	0		
1	1	1		

exercice


Rappel

LE DEMI-ADDITIONNEUR

- Le demi additionneur est un circuit combinatoire
- Permet de réaliser la somme arithmétique de deux nombres A et B sur un bit.
- A la sotie on va avoir la somme **S** et la retenu



Rappel



La retenue R
(R = A . B)


Demi-
Additionneur

La Somme S

$$S = A \oplus B$$

exercice


SOLUTION



a	b	C	X	y
0	1	1	1	0
1	0	1		
1	1	0		
1	1	1		

exercice


SOLUTION



a	b	C	X	y
0	1	1	**1**	**0**
1	0	1	**1**	**1**
1	1	0		
1	1	1		

exercice


SOLUTION



a	b	C	X	y
0	1	1	**1**	**0**
1	0	1	**1**	**1**
1	1	0	**1**	**1**
1	1	1		

exercice

SOLUTION



a	b	C	X	y
0	1	1	**1**	**0**
1	0	1	**1**	**1**
1	1	0	**1**	**1**
1	1	1	**0**	**0**

exercice

exercice 5

SERIE 2

Module : STRUCTURE MACHINE 2

EXERCICE E5

Chargé de cours: N. Kobsi

Chargé de TD : N. Messolhi

EXERCICE 5

Donnez la table de vérité et le circuit combinatoire d’un Mux 4→1



exercice 5 exercice 5 exercice 5 exercice 5

Multiplexeur

Un Multiplexeur est un circuit combinatoire


Permet de **selectionner** une information (1 bit) parmi 2^n valeurs en entrée

Il possède :

2^n entrées d'information

Une seule sortie


n entrées de selection (comman



exercice 5 exercice 5

exercice 5 exercice 5 exercice 5

Multiplexeur 4 → 1



La sortie Q
(une seule sortie)


4 entrées
d'informations

($2^n = 2^2 = 4$)

N = 2
entrées de
selection
(commandes)

exercice 5 exercice 5 exercice 5

La table de vérité d'un Multiplexeur **4** → **1**




S_1	S_0	Q
0	0	I_0
0	1	
1	0	
1	1	

$\overline{S_1}.\overline{S_0}.I_0$

exercice 5 exercice 5 exercice 5 exercice 5 exercice 5 exercice 5


La table de vérité d'un Multiplexeur **4** $\rightarrow$ **1**



S_1	S_0	Q
0	0	I_0
0	1	I_1
1	0	
1	1	

$\bar{S_1}. S_0. I_0$

La table vérité d'un Multiplexeur **4** → **1**




S_1	S_0	Q
0	0	I_0
0	1	I_1
1	0	I_2
1	1	

$S_1 . \overline{S_0} . I_2$

exercice 5 exercice 5 exercice 5 exercice 5 Exercice 5 exercice 5

La table de vérité d'un Multiplexeur **4** → **1**




S_1	S_0	
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3

$S_1 . S_0 . I_3$

exercice 5 exercice 5 exercice 5 exercice 5 Exercice 5 exercice 5

Multiplexeur **4 → 1**



Mux 4 → 1

S_1	S_0	Q
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3


Table de vérité

$Q = \overline{S_1}.\overline{S_0}.I_0 + \overline{S_1}.S_0.I_0 + S_1.\overline{S_0}.I_2 + S_1.S_0.I_3$

Expression logique

exercice 5 exercice 5 exercice 5 exercice 5 Exercice 5 exercice 5

Multiplexeur **4 → 1**



Le circuit logique d’un multiplexeur 4 → 1

Corrigé de l'exercice 4 série de TD N°2

Module Structure Machine 2

Chargé de cours: N. Kobsi

Chargé de TD: K. Meftouh

Énoncé de l’exercice

- Réaliser un additionneur complet à l’aide de demi-additionneurs.

Rappel

- Le demi additionneur (DA) est un circuit combinatoire qui permet de réaliser la somme arithmétique de deux nombres A et B sur un bit.
- Il est appelé ainsi parce qu'il ne tient pas compte de la retenue qui peut provenir de calculs précédents.
- Il génère en sortie deux résultats: la somme et la retenue avec :

et ….(1)

Rappel (suite)

- L'additionneur complet (AC) à un bit est aussi un circuit combinatoire qui permet de réaliser l'addition de deux bits mais en tenant compte d'une retenue
- Il génère en sortie deux résultats, la somme et la retenue avec :

✓ …..(2)

✓ …..(3)

Solution

- Si on pose et

En remplaçant et dans (2) et (3) on obtient :

- et ….(4)


Selon (1), on peut considérer que et sont les sorties d'un premier DA ayant comme entrées et .

Solution (suite)

- Maintenant si on pose : et
- En remplaçant dans (4), on obtient :

  et
- on remarque donc que et sont les sorties d'un deuxième demi-additionneur ayant comme entrées et


Logigramme correspondant



STRUCTURE MACHINE 2


Série 2


Solution exercice 6





Exercice 6

- Question: exprimer algébriquement les fonctions suivantes









SOLUTION


- Les circuits présentés ci-dessus sont des multiplexeurs 4 vers 1

- Un multiplexeur est un circuit combinatoire qui permet de sélectionner une information (1 bit) parmi 2^n valeurs en entrées.

- Il possède: 2^n entrées d'informations/ de données,
  n entrées de sélection (commandes),
  une seule sortie.

SOLUTION

- Prenons le premier multiplexeur



- Nous avons 4 entrées de données e_0, e_1, e_2 et e_3;
- 2 entrées de sélection A et B,
- une sortie S

SOLUTION

- Lorsque A, B = 0 0 , l'entrée e_0 est sélectionnée et la sortie S prend la valeur de e_0 donc **$S = \overline{A}.\overline{B}.e_0$**

- Lorsque A,B = 0 1 , l'entrée e_1 est sélectionnée et la sortie S prend la valeur de e_1 donc

  $S = \overline{A}.B.e_1$

- Lorsque A,B = 1 0 , l'entrée e_2 est sélectionnée et la sortie S prend la valeur de e_2 donc

  $S = A.\overline{B}.e_2$

- Lorsque A, B = 1 1 , l'entrée e est sélectionnée et la sortie S prend la valeur de e_3 donc

  $S = A.B.e_3$

SOLUTION

- L'ensemble des conditions énoncées précédemment réunies dans un OU logique permet d'écrire l'expression de S comme suit:


  $\mathbf{S= \overline{A}.\overline{B}.e_0 + \overline{A}.B.e_1 + A.\overline{B}.e_2 + A.B.e_3}$

- En remplaçant chacune des entrées par sa valeur on obtient : $S= \overline{A}.B + A.\overline{B}$ donc

  $\mathbf{S= A \oplus B}$

SOLUTION

- Prenons le deuxième multiplexeur




- De la même manière que la solution précédente et après simplification, on aura

$$S = \overline{A} + \overline{B}$$

SOLUTION

- Prenons le troisième multiplexeur




- De la même manière que les solutions précédentes, on aura

$$S = \overline{B}.\overline{A}.e_0 + \overline{B}.A.e_1 + B.\overline{A}.e_2 + B.A.e_3$$

- Après simplification, on obtient **S = B**

SOLUTION

- Prenons le dernier multiplexeur



- De la même manière que la solution précédente et après simplification, on aura

S = A

Structure machine 2

Série 2

Solution exercice 7

Exercice 7

Soit $F = A.B.C + \overline{B}.\overline{C}$

Tracer le circuit logique de F en utilisant un multiplexeur ayant A comme « select »

SOLUTION

- Le bit de sélection (ici le A) doit apparaitre dans les deux termes de la fonction F, donc il faut qu'on ait le $\overline{A}$ et le A
- D'où, F peut s'écrire comme suit:

$$F = A.B.C + (A+\overline{A}).\overline{B} . \overline{C}$$


$$F = A.B.C + A .\overline{B}. \overline{C} + \overline{A}. \overline{B}. \overline{C}$$

$$F = A(B.C + \overline{B} . \overline{C}) + \overline{A} . \overline{B} . \overline{C}$$

$$\mathbf{F = A\,\overline{(B \oplus C)} + \overline{A}. \overline{B}. \overline{C}}$$

SOLUTION

On obtient le circuit suivant



Structure machine 2

Série 2

Solution exercice 8

Exercice 8

- Soit $G = A.B.\overline{C}.D + \overline{B}.C.E + \overline{C}.\overline{D}.F$
- Utiliser un Mux avec A B comme « select »

SOLUTION

- On a deux bits de sélection A et B, et 4 entrées de données C, D,E et F, donc on utilise un multiplexeur 4 vers 1
- A et B sont les deux entrées de sélection, donc on doit avoir les termes $\overline{A}.\overline{B}$, $\overline{A}.B$, $A.\overline{B}$, $A.B$

  D'où G peut s'écrire comme suit:

$$G= A.B.\overline{C}.D + (A+\overline{A})\overline{B}.\ C.E + (A+\overline{A})(B+\overline{B})\overline{C}.\overline{D}.F$$

$$G= A.B.\overline{C}.D + A.\overline{B}.C.E + \overline{A}.\overline{B}.C.E + (A.B + A.\overline{B} + \overline{A}.B + \overline{A}.\overline{B}).\overline{C}.\overline{D}.F$$

$$G= \mathbf{A.B}(\overline{C}.D + \overline{C}.\overline{D}.F) + \mathbf{A.\overline{B}}\ (C.E + \overline{C}.\overline{D}.F) + \mathbf{\overline{A}.B}\ (C.E + \overline{C}.\overline{D}.F) + \mathbf{\overline{A}.\overline{B}}.\ \overline{C}.\overline{D}.F$$

SOLUTION

On obtient le circuit suivant

